verilog数字跑表设计实现与仿真

数字跑表课程设计:该设计有报告和代码
要求:
1.具有暂停/启动功能;
2.具有重新开始功能;
3.用6个数码管分别显示百分秒、秒和分钟。
Solution:根据要求,采用自底向上的设计方法整体来说分为两大部分:一部分是计数模块;另一部分是显示模块,主要运用动态扫描方式

RTL顶层模块图:
verilog数字跑表设计实现与仿真
仿真波形图:
verilog数字跑表设计实现与仿真![在这里插入图片描述](https://www.icode9.com/i/ll/?i=20210516195718551.png?,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L1FRXzc3ODEzMjk3NA==,size_16,color_FFFFFF,t_70#pic_center

上一篇:FPGA的设计艺术(14)使用函数和任务提升逻辑的可重用性


下一篇:2021-06-26