2021-06-26

1实验目标
实验二:Verilog HDL(第二版)数字系统设计及仿真十二章选题6

2实验步骤
第一步 建立好需要的源代码和测试代码
第二步 编译源代码
第三步 编辑Assignments
2021-06-26
接下来
2021-06-26

3实验截图
第一个方法
2021-06-26

第二个方法
2021-06-26

4实验代码(略)
Verilog HDL(第二版)数字系统设计及仿真十二章选题6提取

5实验视频链接

【Verilog HDL(第二版)数字系统设计及仿真十二章选题六-哔哩哔哩】https://b23.tv/qaL6Pd

上一篇:verilog数字跑表设计实现与仿真


下一篇:Verilog功能模块——符号位扩展