方法

新建工程，一路默认到选择器件，这里根据项目选择自己的芯片，

新建Block Design，

添加IP，

这里先添加zynq，

点击Run Block Automation，

双击zynq的图标，配置CPU和外设，首先是时钟，我的是33.33MHz，FCLK是PS提供给PL用的时钟，

配置DDR，这里只配了Memory Part参数，我们假定PCB Layout是完美的，

配置外设，

点击OK，确定，创建顶层文件，

点击Run Synthesis，进入Synthesis Design，添加约束，编译即可。