CMOS Technology

金属氧化物半导体场效应管(metal-oxide-semiconductor field-effect transistor): MOSFET

IC的基板(substrate)是硅晶体薄晶片, 掺杂有杂质使其导电, 将这种掺杂硅称为p型半导体(semiconductor). IC通过bulk与p型基板(substrate)相连, 以便可以控制其电压.

通过\(SiO_2\)在导电材料之间提供绝缘. gate是一个导体. gate, 薄氧化物绝缘层和p型基板(substrate)(由红色部分, 粉色部分和红粉中间绝缘层组成)形成电容器(在gate上改变电压会改变p型基板(substrate)的电).

gate就位后, 磷等供体原子植入gate两侧p型基板, 将这两个区域改编为n型半导体, 这两个区域称为source和drain. source和drain物理上相同.

MOSFET作为一个连接source和drain的电压控制开关, 开关打开, 电流从drain流向source. gate的长度L测量了需要流过的距离, 宽的W决定了多少通道以供电流流动. \(I_{DS}\)与开关宽度与长度的比值成正比(W/L). 通常要尽可能缩短长度.

总结: MOSFET有4个极(bulk, gate, source和drain). L(L通常越短越好)和W可以由设计者控制. MOSFET是一个固定开关—没有移动部件, 开关操作由4个极的相对电压控制.

将高电压一端称为drain, 低电压一端称为source, 电流将从drain流向source. MOSFET有一个特定的阀值电压\(V_{TH}\), 大约为0.5V.

左侧的P+连接到p型substrate. substrate的电压必须小于等于source和drain的电压.

MOSFET由电压差\(V_{GS}\)(\(V_G\) - \(V_S\))控制, \(V_G\)为gate的电压, \(V_S\)为source的电压.

• 图1: 当\(V_{GS}\) < \(V_{TH}\)?时, 开关打开, source和drain之间不相连. n型和p型材料交界处, 会形成耗竭区域(图中深红色). 耗竭区是substrate和source/drain之间的绝缘层. 该绝缘层的宽度由source/drain的电压与substrate电压比值决定(比值越大, 绝缘层宽度越大). 绝缘层填补了source和drain之间的substrate区域, 使其保持隔离.
• 图2: 当\(V_{GS}\)变大, 正电荷附着在gate上, 产生电场吸引substrate上的电子. 当电压到达MOSFET的阀值电压\(V_{TH}\)时, 会将substrate电子从价带拉入传导带, 新的移动电子将向gate下的薄氧化物移动. 当足够多的电子积累时, 半导体从p型变为n型, 这样source和drain导通, 此时开关闭合, 电流从drain向source按照\(V_{DS}\)(\(V_{D}\) - \(V_S\))的比例流动.
• 图34: 当\(V_{DS}\)大于\(V_{GS}\), 会改变通道中电场的几何形状.

• 当\(V_{GS}\)小于等于\(V_{TH}\)时, \(I_{DS}\)为0.
• 当\(V_{GS}\)大于\(V_{TH}\)时, \(I_{DS}\)非0, 并随\(V_{GS}\)?增加而增加(越多substrate电子被吸引到gate下, 反转层越厚, 就会有越多流动电流). 当\(V_{DS}\)小于\(V_{GS}\)时, MOSFET像一个电阻器, 遵循欧姆定.
• 当\(V_{DS}\)大于\(V_{GS}\)时, 电流不再随\(V_{DS}\)增加而增加, 而是保持大致恒定.

一直讨论的是左图的NFET: p型substrate中的n型source/drain, 这种类型被称为n通道MOSFET, 因为反转层形成时是n型半导体. 将MOSFET的bulk连接到地面, 确保p型substrate电压始终小于等于source和drain的电压.

如右图所示, 可以翻转所有材料类型来构建p通道MOSFET: PFET.

使用以上两种MOSFET会提供互补性行为的MOS(complementary MOS), 简称CMOS. 通过这两种类型的电压控制开关可以构建可用于操纵编码电路信息的电路.

使用MOSFET来构建电路的规则:

1. NFET只能使用在当构建pulldown电路时. 这样NFET就可以通过\(V_{GS}\)来控制. 当\(V_{GS}\)小于\(V_{TH}\)(输入为0), 开关关闭. 当大于时(输入为1), 开关打开.
2. PFET与NFET相反. PFET只能用于pullup电路. PFET的bulk连接到VDD. PFET的\(V_{TH}\)为负. 只有当\(V_{GS}\)小于\(V_{TH}\)时(输入为0), 开关打开, 当大于时(输入为1), 开关关闭.

使用CMOS实现组合逆变器(输入0, 输出1, 输入1, 输出0). 逆变器包括一个用于pulldown的NFET和pullup的PFET. NFET和PFET的gate连接到输入节点.

• 当\(V_{IN}\)输入为0时, NFET关闭, 在输出和GND之间没有关联. PFET开启, 在输出和\(V_{DD}\)之间有关联. 电流将通过pullup开关流动到输出节点, 所以输出为1.
• 当\(V_{IN}\)输入为1时, NFET开启, PFET关闭. 所以输出连接到GND, 因此输出为0.
• 当\(V_{IN}\)在0和1的中间值时, 可能在某个特定时间pulldown和dpullup同时开启, 这没问题, 两个MOSFET开启后, 输入电压的微小变化将产生输出电压的巨大变化.

需要通过互补的pullup和pulldown电路来构建其他的逻辑电路.

• 当pullup电路开启, pulldown电路关闭, 输出与\(V_{DD}\)相连, 输出为1, 反之亦然.

• 当电路设计不佳而不互补, 使得\(V_{DD}\)和GND同时与输出相连很长一段时间, 将这种情况的输出称为未知.

• 当pullup和pulldown都关闭, 输出会保持一段时间的之前值.

由于pullup和pulldown电路的互补性, 所以他们同时具有对称性(pullup打开时, pulldown关闭, 反之亦然).

当有两个NFET组成pulldown电路, 左图为A*B与之对应的pullup电路为\(\overline{\mathrm{A} \cdot \mathrm{B}}\). 当且仅当A=1, B=1, pulldown电路开启, pullup电路关闭.

NAND: 只有当AB都为1时输出才为0.

设计更复杂的逻辑门:

1. 将门输出连接到PFET组成的pullup电路.
2. 通过pullup电路构建pulldown电路, 通过使用NFET来取代PFET, 将并联取代串联, 串联取代并联.
3. 将pullup和pulldown电路组合, 形成互补的CMOS.

当门的输入从0过渡到1时, NFET会从关闭过渡到开启这会使得输出与GND连接. PFET会从开启过渡到关闭, 这会使得输出与\(V_{DD}\)断开连接. 从而输出从1到0. 输入从1到0同理.

查看真值表时, 当两个输入都是0活两个输入都是1时, 与之前推论不一致, 此外, 当A为1, B从0上升到1时输出上升而不是下降.

gate的timing specification: 当改变\(V_{IN}\)从0到1时, PFET关闭, NFET开启. 该节点包括左逆变器的输入以及右逆变器的输入的物理导线的电阻和电容. \(V_{IN}\)的波形图先上升再下降. 可以看到相应的\(V_{OUT}\)波形具有电容器通过电阻器排放或充电的电压特征指数形式. 可以看出输入和输出过渡均不是瞬时切换.

传播延迟(propagation delay): \(T_{PD}\), 从有效输入到有效输出的延迟上限.

有效输入的电压由\(V_{IL}\)和\(V_{IH}\)信号阀值定义, 有效输出电压由\(V_{OL}\)和\(V_{OH}\)阀值定义.

本例子中: 当\(V_{IN}\)从0到1过渡时, 找到到达有效1时的\(V_{IH}\)?的时间点作为开始, 然后找到\(V_{OUT}\)从1到0过渡时, 有效0时的\(V_{OL}\)的时间点, 这两个时间点的间隔就是本次过渡的传播延迟. \(V_{IN}\)从1到0同理.

污染延迟(contamination delay): \(T_{CD}\), 在输入变为无效后的多久, 输出仍保持有效.

组合设备的输出B随输入A变化的关系.

• 组合设备在输入变换后可能会在一段时间内保留以前的输出值. 污染延迟\(t_{CD}\)是其下限. \(t_{CD}\)告诉我们输出什么时候开始改变.

• 在输入转换后, B何时保证完成更改. 也就是要等多久才能将输入更改反映在输出的值中. \(t_{PD}\)?告诉我们在B输入转变后, 输出变得有效稳定的时间上限.

• 在\(t_{CD}\)后, \(t_{PD}\)前的时间段内, 输出的表现不能确保.

当多个组件组成的电路的传播和污染延迟时, \(t_{PD}\)为所有路线的传播延迟的最大值, \(t_{CD}\)为所有路线的污染延迟的最小值.

当AB都为1时, Z的值为0. 当A为1, 输出Z的值一直为0, 不管B的值是多少. 但实际上, 在B从1转变为0之后的\(t_{CD}\)到\(t_{PD}\)期间, Z可以是任何值.

当输入都为1时, 看下NOR满的CMOS实际细节. 由于输入为1, 会开启NFET关闭PFET. 当B从1到0过渡时, PFET开启, NFET关闭, 但pullup还是不接通, 并且还是有从Z到GND的pulldown路径.

宽大(lenient)组合设备: 当所有输入在至少\(t_{PD}\)后都能够决定输出时, 此时输出确保是有效并稳定的.

6.004 L03