xilinx使用高电平复位

altera使用低电平复位

原因：Xilinx 寄存器的SR控制端是高电平有效的。如果RTL代码采用了低电平有效的复位模式，综合器将在复位信号驱动寄存器SR控制端之前的插入一个反相器（interver）。你必须使用一个查找表（look up table）来实现反向器，以利用LUT的输入端口。低电平有效的控制信号带来的额外的逻辑可能拉长了执行时间（runtime）,将导致更低的FPGA资源利用率，也将影响时序和功耗。

altera刚好相反

另从两者生成ip核可见，xilinx的ip核使用高电平复位，altera使用低电平。为保持一致性，xilinx使用高复位，altera使用低复位