【ZYNQ Ultrascale+ MPSOC FPGA教程】第四章 PL的LED实验

2024-03-07 21:42:27

原创声明：

本原创教程由芯驿电子科技（上海）有限公司（ALINX）创作，版权归本公司所有，如需转载，需授权并注明出处。

适用于板卡型号：

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

实验Vivado工程为“led”。

对于ZYNQ来说PL（FPGA）开发是至关重要的，这也是ZYNQ比其他ARM的有优势的地方，可以定制化很多ARM端的外设，在定制ARM端的外设之前先让我们通过一个LED例程来熟悉PL（FPGA）的开发流程，熟悉Vivado软件的基本操作，这个开发流程和不带ARM的FPGA芯片完全一致。

在本例程中，我们要做的是LED灯控制实验，每秒钟控制开发板上的LED灯翻转一次，实现亮、灭、亮、灭的控制。会控制LED灯，其它外设也慢慢就会了。

1. LED硬件介绍

1.1 开发板的PL部分连接了4个红色的用户LED灯。这1个灯完全由PL控制。如果PL_LED1为高电平，灯则会灭，否则会亮。

1.2 我们可以根据原理图的连线关系确定LED和PL管脚的绑定关系。

1.3 原理图中以PS_MIO开头的IO都是PS端IO，不需要绑定，也不能用于PL端的引脚绑定

2. 创建Vivado工程

2.1 启动Vivado，在Windows中可以通过双击Vivado快捷方式启动

2.2 在Vivado开发环境里点击“Create New Project”，创建一个新的工程。

2.3 弹出一个建立新工程的向导，点击“Next”

2.4 在弹出的对话框中输入工程名和工程存放的目录，我们这里取一个led的工程名。需要注意工程路径“Project location”不能有中文空格，路径名称也不能太长。

2.5 在工程类型中选择“RTL Project”

2.6 目标语言“Target language”选择“Verilog”，虽然选择Verilog，但VHDL也可以使用，支持多语言混合编程。

2.7 点击“Next”，不添加任何文件

2.8 在“Part”选项中，器件家族“Family”选择“Zynq UltraScale+ MPSoCs”，封装类型“Package”选择“sfvc784”,Speed选择”-1”,Temperature选择“I”减少选择范围。在下拉列表中选择“xczu2cg-sfvc784-1-i”，“-1”表示速率等级，数字越大，性能越好，速率高的芯片向下兼容速率低的芯片。

2.9 点击“Finish”就可以完成以后名为“led”工程的创建。

2.10 Vivado软件界面

3. 创建Verilog HDL文件点亮LED

3.1 点击Project Manager下的Add Sources图标（或者使用快捷键Alt+A）

3.2 选择添加或创建设计源文件“Add or create design sources”,点击“Next”

3.3 选择创建文件“Create File”

3.4 文件名“File name”设置为“led”，点击“OK”

3.5 点击“Finish”,完成“led.v”文件添加

3.6 在弹出的模块定义“Define Module”,中可以指定“led.v”文件的模块名称“Module name”,这里默认不变为“led”，还可以指定一些端口，这里暂时不指定，点击“OK”。

3.7 在弹出的对话框中选择“Yes”

3.8 双击“led.v”可以打开文件，然后编辑

3.9 编写“led.v”,这里定义了一个32位的寄存器timer, 用于循环计数0~24999999(1秒钟), 计数到24999999(1秒)的时候, 寄存器timer变为0，并翻转四个LED。这样原来LED是灭的话，就会点亮，如果原来LED为亮的话，就会熄灭。编写好后的代码如下：

module led(
input sys_clk,
input rst_n,
outputreg[3:0] led
);
reg[31:0] timer_cnt;
always@(posedge sys_clk ornegedge rst_n)
begin
if(!rst_n)
begin
        led <=4'd0;
        timer_cnt <=32'd0;
end
elseif(timer_cnt >=32'd24_999_999)
begin
        led <=~led;
        timer_cnt <=32'd0;
end
else
begin
        led <= led;
        timer_cnt <= timer_cnt +32'd1;
end

end
endmodule

3.10 编写好代码后保存

4. 添加管脚约束

Vivado使用的约束文件格式为xdc文件。xdc文件里主要是完成管脚的约束,时钟的约束, 以及组的约束。这里我们需要对led.v程序中的输入输出端口分配到FPGA的真实管脚上。

4.1 点击“Open Elaborated Design”

4.2 在弹出的窗口中点击“OK”按钮

4.3 在菜单中选择“Window -> I/O Ports”

4.4 在弹出的I/O Ports中可以看到管脚分配情况

4.5 将复位信号rst_n绑定到PL端的按键，给LED和时钟分配管脚、电平标准，完成后点击保存图标

4.6 弹出窗口，要求保存约束文件，文件名我们填写“led”，文件类型默认“XDC”，点击“OK”

4.7 打开刚才生成的“led.xdc”文件，我们可以看到是一个TCL脚本，如果我们了解这些语法，完全可以通过自己编写led.xdc文件的方式来约束管脚

下面来介绍一下最基本的XDC编写的语法，普通IO口只需约束引脚号和电压，管脚约束如下：

set_property PACKAGE_PIN "引脚编号" [get_ports “端口名称”]

电平信号的约束如下：

set_property IOSTANDARD "电平标准" [get_ports “端口名称”]

这里需要注意文字的大小写，端口名称是数组的话用{ }刮起来，端口名称必须和源代码中的名字一致，且端口名字不能和关键字一样。

电平标准中“LVCMOS33”后面的数字指FPGA的BANK电压，LED所在BANK电压为3.3伏，所以电平标准为“LVCMOS33”。Vivado默认要求为所有IO分配正确的电平标准和管脚编号。

5. 添加时序约束

一个FPGA设计除了管脚分配以外，还有一个重要的约束，那就是时序约束，这里通过向导方式演示如果进行一个时序约束。

5.1 点击“Run Synthesis”开始综合

5.2 弹出对话框点击“OK”

5.3 综合完成以后点击“Cancel”

5.4 点击“Constraints Wizard”

5.5 在弹出的窗口中点击“Next”

5.6 时序约束向导分析出设计中的时钟，这里把“sys_clk_p”频率设置为200Mhz，然后点击“Skip to Finish”结束时序约束向导。

5.7 弹出的窗口中点击“OK”

5.8 点击“Finish”

5.9 这个时候led.xdc文件已经更新，如果xdc文件已经打开，会提示“Reload”重新加载文件，并保存文件

6. 生成BIT文件

6.1 编译的过程可以细分为综合、布局布线、生成bit文件等，这里我们直接点击“Generate Bitstream”,直接生成bit文件。

6.2 在弹出的对话框中可以选择任务数量，这里和CPU核心数有关，一般数字越大，编译越快，点击“OK”

6.3 这个时候开始编译，可以看到右上角有个状态信息，在编译过程中可能会被杀毒软件、电脑管家拦截运行，导致无法编译或很长时间没有编译成功。

6.4 编译中没有任何错误，编译完成，弹出一个对话框让我们选择后续操作，可以选择“Open Hardware Manger”，当然，也可以选择“Cancel”，我们这里选择 “Cancel”，先不下载。

7. Vivado仿真

接下来我们不妨小试牛刀，利用Vivado自带的仿真工具来输出波形验证流水灯程序设计结果和我们的预想是否一致（注意：在生成bit文件之前也可以仿真）。具体步骤如下：

7.1 设置Vivado的仿真配置，右击SIMULATION中Simulation Settings。

7.2 在Simulation Settings窗口中进行如下图来配置，这里设置成50ms（根据需要自行设定）,其它按默认设置，单击OK完成。

7.3 添加激励测试文件，点击Project Manager下的Add Sources图标,按下图设置后单击Next。

7.4 点击Create File生成仿真激励文件。

在弹出的对话框中输入激励文件的名字，这里我们输入名为vtf_led_test。

7.5 点击Finish按钮返回。

这里我们先不添加IO Ports，点击OK。

在Simulation Sources目录下多了一个刚才添加的vtf_led_test文件。双击打开这个文件，可以看到里面只有module名的定义，其它都没有。

7.6 接下去我们需要编写这个vtf_led_test.v文件的内容。首先定义输入和输出信号，然后需要实例化led_test模块，让led_test程序作为本测试程序的一部分。再添加复位和时钟的激励。完成后的vtf_led_test.v文件如下：

`timescale1ns/1ps
//
// Module Name: vtf_led_test
//

module vtf_led_test;
// Inputs
reg sys_clk;
reg rst_n ;
// Outputs
wire[3:0] led;

// Instantiate the Unit Under Test (UUT)
led uut (
.sys_clk(sys_clk),
.rst_n(rst_n),
.led(led)
);

initial
begin
// Initialize Inputs
    sys_clk =0;
    rst_n =0;
#1000;
    rst_n =1;
end
//Create clock
always#20 sys_clk =~ sys_clk;

endmodule

7.7 编写好后保存，vtf_led_test.v自动成了这个仿真Hierarchy的顶层了，它下面是设计文件led_test.v。