《Verilog HDL数字设计与综合》
——Samir Palnitkar

序

verilog最初是一种靠仿真环境支持的专利语言，是第一种能够支持混合层次设计表达方式的语言，这些层次包括数字电路的各种级别的抽象，从开关机、门级，RTL级一直到更高级别的抽象。
verilog在市场上受认可的因素有：*一、*在verilog语言中引入编程语言接口（PLI）。利用PLI，verilog用户可以扩展具有自己特色的仿真环境。如果用户明白了如何开发PLI，并成功采用verilog扩展自己的仿真环境，那么这些用户会成为真正的Verilog赢家。*二、*ASIC制造厂商提倡使用verilog，绝大多数的数字逻辑仿真工作是由ASIC芯片设计者完成的，*三、*synopsys公司引入了以verilog为基础的综合技术，仿真和综合技术的结合使得verilog成为硬件工程师首选的硬件描述语言。今天，Verilog已经成为数字设计的首选语言，它是综合、验证和布局布线技术的基础。