当指某一信号高扇出时，是指该信号被后面多个模块使用。具体扇出多少算是高扇出，这跟时钟频率有关系，时钟频率越高，所允许的扇出数越低。

影响：高扇出的直接影响就是net delay 比较大，影响时序收敛。

 

改进：高扇出常用的三种改进方法：

1.复制寄存器

2.max_fanout 属性

3.复位信号可使用BUFG优化

 

参考：FPGA优化之高扇出_坚持-CSDN博客