关于使用ISE创建mig核的步骤
文章目录
前言
一、背景
本文仅仅简单介绍了使用ISE创建DDR的步骤和注意事项，下一遍会介绍MIG核的控制时序。
二、创建步骤
这里可以选择需要例化的DDR类型，本例程使用S6的芯片最多支持两个ddr接口.
这里选择DDR的工作时钟，当使用FPGA 内部产生的CLK时注意，需要更改ipcore_dir\DDR_CONTROL\user_design\rtl路径下的infrastructure这个文件，将
IBUFG u_ibufg_sys_clk
(
.I (sys_clk),
.O (sys_clk_ibufg)
）；
更改为BUFG。
这里选择DDR与FPGA交互的数据接口位宽和个数，一般只选择一个port。
下面选择DDR地址印射的类型，默认即可。
这里注意在DDR_BANK上选择一个未用到的引脚到ZIO PIN上，然后注意时钟选择单端时钟还是差分时钟。在例化mig核时注意RZQ 的名称与FPGA内部是否一致。
到这里mig核就创建完毕了，在比对一下配置参数是否有错，主要关注DDR型号和时钟频率。
总结
提示：本人使用PLL产生DDR工作时钟，并未使用外部晶振，编译时若报错，按上面修改即可。
本人新手，如有错误，还请见谅，欢迎支持。