超棒的免费FPGA时序分析课程--基于xilinx、vivado

超棒的免费FPGA时序分析课程–基于xilinx k7、vivado 2018

这里分享尤凯文老师在B站上的FPGA时序分析教程,非常不错,免费更新的课程干货满满。

链接一:

前10讲(专题)
https://www.bilibili.com/video/BV197411G7zS?p=10&share_source=copy_web

涉及内容包括:建立保持时间时序分析、IO时序约束之input delay分析(主要是源同步方式、以及引入PLL移相)。

链接二:

第11讲
https://www.bilibili.com/video/BV1RA411M7Sc?share_source=copy_web

DDR-direct 双边沿采样的input delay 分析

链接三:

第12讲
https://www.bilibili.com/video/BV1cU4y187CL?share_source=copy_web

DDR 引入PLL后的input delay时序分析

上一篇:为什么5000+企业放弃Sonatype,选择JFrog Artifactory


下一篇:基于Vivado MIG IP核的DDR3控制器