计划Synospys家EDA工具培训的Outline

1、以同步FIFO为例,利用Gvim进行RTL coding。

2、利用Spyglass对RTL代码进行Lint/CDC check。

3、利用VCS和Verdi进行仿真和Debug。

4、利用DC对RTL进行逻辑综合,生成Netlist。

5、利用Formality对Netlist做一致性检查。

6、利用Primetime 对设计进行STA。

上一篇:为什么TCP连接需要三次握手分开需要四次握手?


下一篇:[github repo]根据Excel表格自动生成寄存器RTL/RALF/C header的脚本