FPGA设计中有时候会改变输入输出名称，但是会带来一个问题，在PIN 叫配置页面上会有余留的久名称的Pin脚。如实例中，把 FPGA_CLK_50MHZ 名称修改为 FPGA_CLK，经过编译综合之后，在pin脚配置页面上就有余留下了FPGA_CLK_50MHZ这个脚，

这种情况下就有可能会引入一些莫名的问题，在设计上应该是要避免的。

解决办法：

　　修改完代码后，应该先清除一下工程。Project->Clean Projet。在对话框中选择相应的工程，单击OK即可。当然手动删除残留Pin脚也是可以的。

再次编译综合后，余留的引脚就没了。这里有一点需要注意，残留的Pin不能被分配location 管教才可以。