RTL视图

 

 设计目标： 通过FPGA控制，轮流切换通道进行ADC读数据，并将数据暂存到FIFO中，同时读FIFO中的数据，通过串口打印到PC机端。

  FIFO采用的是16位宽的，深度用的256个字节