系统大致结构如下（省略了不相*分）

相关的管脚链接如下

系统的拓扑结构如下， port9, port9对应的EP是要测试P2P的路径。

现象： host 访问EP都是可以的。 

 port8 链接的EP与PORT9链接的EP 之间 P2P 不通

BAR空间配置看上去都对，两个EP互发的读写请求地址也对，但就是对方收不到。

EP 是用FPGA的PCIE XDMA实现， ila可以抓到EP1发出的读请求，地址和数据正确。 协议分析仪抓到EP2侧接收的读请求数据包的地址长度全0 ， 感觉是数据包经过switch后，内容变了？

 

SWITCH 外部没有EEPROM配置， 都是默认值

请教各位，可能时什么原因？