数字电路设计的抽象层次:器件->电路->门->模块->系统
时钟偏差对全局信号都可能产生影响,是高性能大系统的设计关键。
集成电路的成本:固定成本+可变成本;固定成本可理解为研发成本,非重复的成本;可变成本可理解为生产制造(芯片成本和封测成本)过程中产生的成本,与良率也有关,控制芯片面积能够有效且直接的控制芯片成本。
一个门电路要想具有再生性,其VTC(电压传输特性)应当具有一个增益大于1的过渡区,以及增益小于1的合法区域,如下图:
封装可按照封装材料,互连层数量,散热方式进行分类:
封装材料:陶瓷封装、塑封(高分子聚合物)
NMOS与PMOS,以增强型为例,NMOS VGS>Vth时导通,PMOS |VGS|>|Vth|时导通,且VGS<0。