verilog 从入门到看得懂---matlab 自动生成verilog

matlab 的强大不用多说,以前经常用simulink 生成c,最近尝试用simulink进行了verilog的生成,方法也很简单。 一个简单的示例如下。

1,新建一个模型文件,并且根据需要进行模型搭建

2.配置HDL生成模块

3.点击 generation HDL Code

4.成功生成代码

上一篇:golang 锁bug 记录


下一篇:swift语言学习总结