MCDF的设计和验证花费的时间：（工作中假设的时间）
design cycle time ==10days
how about 验证？verify？
模块越往上（大’）验证花费的时间越来越大，但是design是相反的。
相关文章
- 03-21SystemVerilog MCDF验证结构
- 03-21【数字IC验证快速入门】28、SystemVerilog项目实践之AHB-SRAMC（8）（AHB-SRAMC RTL Code）
- 03-211、table表格（含固定栏和滑动栏）、嵌套的数据结构变平级、js根据表达式画曲线、现在时间、倒计时、10行实现不重复验证码 、8行实现发电报效果
- 03-21V0 第9节 验证环境结构
- 03-21《SystemVerilog验证测试平台编写指南》学习笔记——功能覆盖率（三）
- 03-21【数据结构1-1】线性表 P4387 【深基15.习9】验证栈序列
- 03-21[转]《SystemVerilog验证测试平台编写指南》学习笔记——回调
- 03-21《软件建模与设计: UML、用例、模式和软件体系结构》一一3.2 设计验证和确认
- 03-21【力扣-数据结构】【第 14 天】98. 验证二叉搜索树
- 03-21SharePoint 使用FBA验证登录之aspnet_Membership表结构详解