计算机硬件系统设计—码表计数器

码表计数器

功能:利用4个BCD码计数器显示码表计数,分别对应10秒,1秒,1/10秒,1/100秒。
输入:时钟信号Clk,使能信号En,异步复位Rst。
输出:16位输出Q,用于控制显示码表计数值
要求:
(1)利用4个4位的BCD码计数器级联而成,每个计数器在0-9之间变化,当最低位计数器从9变化为0时,高位计数器加1;
(2)当低两位计数器变化到99时,下一个时钟到来时,高一位的计数器加1;
(3)当低三位计数器变化到9.99时,下一个时钟到来时,最高一位的计数器加1;
(4)当Rst=1时,计数器清零。
(5)使用logisim.circ文件中提供的码表计数器自动测试电路进行测试。时钟频率可以通过菜单栏"仿真(simulate)->滴答频率(Tick frequency)"进行设置。

电路图
计算机硬件系统设计—码表计数器
计算机硬件系统设计—码表计数器

上一篇:FPGA流水灯(含Vivado使用流程)


下一篇:DS1302时钟程序解读