本文为美国弗吉尼亚理工学院（作者：Casey J Morford）的硕士论文，共71页。

随着部分可重构FPGA的引入，我们现在能够在不中断设计操作的情况下对FPGA上运行的硬件执行动态更改。基于模块的部分重配置允许硬件设计人员创建多个执行不同任务的硬件模块，并在FPGA上的指定动态区域中交换它们。然而，当前主流的部分重构流程提供了一种有限且低效的方法，需要满足一组严格的准则。本文介绍了BitMaT，一个提供底层位流操作的工具，作为一个可选的、自动化的、模块化的部分重配置流的成员工具。

With the introduction of partiallyreconfigurable FPGAs, we are now able to perform dynamic changes to hardwarerunning on an FPGA without halting the operation of the design. Module basedpartial reconfiguration allows the hardware designer to create multiplehardware modules that perform different tasks and swap them in and out ofdesignated dynamic regions on an FPGA. However, the current mainstream partialreconfiguration flow provides a limited and inefficient approach that requiresa strict set of guidelines to be met. This thesis introduces BitMaT, a toolthat provides the low-level bitstream manipulation as a member tool of analternative, automated, modular partial reconfiguration flow.

1. 引言
2. 项目背景
3. 已有工作回顾
4. 基于模块的部分重构工具流程
5. BitMaT
6. 研究结果
7. 结论

下载地址：

https://089u.com/f/1850492-504176367-9aade2

（访问密码：3660）

更多精彩文章请关注公众号：