2021年秋招面经:上海禾赛提前批(FPGA设计)

2021.07.22禾赛提前批一面面经
1.LUTRAM的意思
2.LUTRAM和block RAM的区别
3.时序约束和时序优化
4.跨时钟域
5.为什么不能多bit采用同步寄存器打两拍
关于这一点,我后面更新一个我的理解。
6.场景题:100M系统时钟,输入数据位宽为16,一直持续输入,延迟1s再发送出去,应该怎么做到延时1s再发送出去呢?

上一篇:net16 uart异步串口通信


下一篇:ExFAT FPGA IP 简介