1、元器件标号自动产生或已有的元器件标号取消重来
Tools 工具|Annotate…注释
All Part:为所有元器件产生标号
Reset Designators:撤除所有元器件标号
2、单面板设置:
Design 设计|Rules…规则|Routing layers
Toplayer 设为NotUsed
Bottomlayer 设为Any
3、自动布线前设定好电源线加粗
Design 设计|Rules…规则|Width Constraint
增加:NET,选择网络名VCC GND,线宽设粗
4、PCB 封装更新,只要在原封装上右键弹出窗口内的footprint 改为新的封装号
5、100mil=2.54mm;1mil=1/1000英寸
6、快捷键"M",下拉菜单内的Dram Track End 拖拉端点====拉PCB 内连线的一端点处继续连线。
7、定位孔的放置
在KeepOutLayer 层(禁止布线层)中画一个圆,Place|Arc(圆心弧)center,然后调整其半径和位置
8、设置图纸参数
Design|Options|Sheet Options
(1)设置图纸尺寸:Standard Sytle 选择
(2)设定图纸方向:Orientation 选项----Landscape(小平方向)----Portrait(垂直方向)
(3)设置图纸标题栏(Title BlocK):选择Standard 为标准型,ANSI 为美国国家协会标准型
(4)设置显示参考边框Show Reference Zones
(5)设置显示图纸边框Show Border
(6)设置显示图纸模板图形Show Template Graphics
(7)设置图纸栅格Grids
锁定栅格Snap On,可视栅格设定Visible
(8)设置自动寻找电器节点
10、元件旋转:
Space 键:被选中元件逆时针旋转90
在PCB 中反转器件(如数码管),选中原正向器件,在拖动或选中状态下,X 键:使元件左右对调(水平面); Y 键:使元件上下对调(垂直面)
11、元件属性:
Lib Ref:元件库中的型号,不允件修改
Footprint:元件的封装形式
Designator:元件序号如U1
Part type:元件型号(如芯片名AT89C52 或电阻阻值10K 等等)(在原理图中是这样,在PCB中此项换为Comment)
12、生成元件列表(即元器件清单)Reports|Bill of Material
13、原理图电气法则测试(Electrical Rules Check)即ERC是利用电路设计软件对用户设计好的电路进行测试,以便能够检查出人为的错误或疏忽。
原理图绘制窗中Tools 工具|ERC…电气规则检查
ERC 对话框各选项定义:
Multiple net names on net:检测“同一网络命名多个网络名称”的错误
Unconnected net labels:“未实际连接的网络标号”的警告性检查
Unconnected power objects:“未实际连接的电源图件”的警告性检查
Duplicate sheet mnmbets:检测“电路图编号重号”
Duplicate component designator:“元件编号重号”
bus label format errors:“总线标号格式错误”
Floating input pins:“输入引脚浮接”
Suppress warnings:“检测项将忽略所有的警告性检测项,不会显示具有警告性错误的测试报告”
Create report file:“执行完测试后程序是否自动将测试结果存在报告文件中”
Add error markers:是否会自动在错误位置放置错误符号
Descend into sheet parts:将测试结果分解到每个原理图中,针对层次原理图而言
Sheets to Netlist:选择所要进行测试的原理图文件的范围
Net Identifier Scope:选择网络识别器的范围
14、系统原带库Miscellanous Devices.ddb 中的DIODE(二级管)封装应该改,也就把管脚说明
1(A) 2(K)改为A(A) K(K)
这样画PCB 导入网络表才不会有错误:Note Not Found
15、PCB 布线的原则如下
(1)输入输出端用的导线应尽量避免相邻平行。最好加线间地线,以免发生反馈藕合。
(2)印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。
当铜箔厚度为0.05mm、宽度为1~15mm 时.通过2A 的电流,温度不会高于3℃,因此导线宽度为1.5mm ( 60mil ) 可满足要求。对于集成电路, 尤其是数字电路, 通常选0.02~0.3mm(0.8~12mil)导线宽度。当然,只要允许,还是尽可能用宽线.尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路,尤其是数字电路,只要工艺允许,可使间距小至5~8mm。
(3)印制导线拐弯处一般取圆弧形,而直角或夹角在高频电路中会影响电气性能。此外,尽量避免使用大面积铜箔,否则.长时间受热时,易发生铜箔膨胀和脱落现象。必须用大面积铜箔时,最好用栅格状.这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。
(4)焊盘:焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D 一般不小于(d+1.2)mm,其中d 为引线孔径。对高密度的数字电路,焊盘最小直径可取(d+1.0)mm。
16、工作层面类型说明
⑴、信号层(Signal Layers),有16个信号层,TopLayer BottomLayer MidLayer1-14。
⑵、内部电源/接地层(Internal Planes),有4个电源/接地层Planel1-4。
⑶、机械层(Mechanical Layers),有四个机械层。
⑷、钻孔位置层(Drill Layers),主要用于绘制钻孔图及钻孔的位置,共包括Drill Guide 和Drill
drawing 两层。
⑸、助焊层(Solder Mask),有TopSolderMask 和BottomSolderMask 两层,手工上锡。
⑹、锡膏防护层(Paste Mask)有TopPaste 和BottomPaster 两层。
⑺、丝印层(Silkscreen),有TopOverLayer 和BottomOverLayer 两层,主要用于绘制元件的外形轮廓。
⑻、其它工作层面(Other):
KeepOutLayer:禁止布线层,用于绘制印制板外边界及定位孔等镂空部分。
MultiLayer:多层
Connect:连接层
DRCError:DRC 错误层
VisibleGrid:可视栅格层
Pad Holes:焊盘层。
Via Holes:过孔层。
17、PCB 自动布线前的设置
⑴Design|Rules……
⑵Auto Route|Setup……
Lock All Pro-Route:锁定所有自动布线前手工预布的连线。
相关文章
- 01-17OpenCASCADE:使用扩展数据交换 XDE之颜色和图层
- 01-17f-string是以f或F开头的字符串, 核心在于字符串中符号{}的使用
- 01-17Anaconda 使用(解决python包管理与环境管理)
- 01-17缓存需要注意的问题以及使用.net正则替换字符串的方法
- 01-17小技巧——uTools实现内网穿透
- 01-17既使用maven编译,又使用lib下的Jar包
- 01-17WC约束示使用
- 01-17OpenCASCADE:使用DRAW绘图
- 01-17Spring中表达式语言spring-expression简单使用
- 01-17开源工作流引擎 Workflow Core 的研究和使用教程