此功能原来已经试验过，没有笔记。这次复习巩固下。
使用PLL 的程序。
1、新建signaltap ii 文件
注意以下几个地方，会用到
添加采样时钟
、
添加采样信号：
完成之后，编译下载
运行
两个标签注意：
注意：采样过程中保持FPGA 与电脑的连接，FPGA不断电
相关文章
- 10-05关于DBus （signal）的使用
- 10-05一手遮天 Android - 锁和并发处理: Lock 演示 Condition 的 await() signal() signalAll() 的使用
- 10-05使用 Go 1.16 的 signal.NotifyContext 让你的服务重启更优雅
- 10-05c – QT使用比SLOT更少的参数连接SIGNAL
- 10-05Signal TapII 软件的使用
- 10-05LockSupport使用，以及与wait/notify await/signal的比较
- 10-05java 线程 Lock 锁使用Condition实现线程的等待（await）与通知(signal)
- 10-05使用Scipy.signal(Python)进行连续小波变换：cwt()函数中的参数“ widths”是什么？ (时间频率)
- 10-05boost::signals::signal的使用方法
- 10-05C++ signal的使用