1.-v lib_file
用来读取verilog文件，lib_file可以是相对路径,也可以是绝对路径.
2.-y lib_dir
a. 用于指定搜索模块定义的verilog库目录;在源代码中找不到相应模块或UDP定义的模块时，在定义的目录中查找对应的文件;
b. 如果指定了多个目录，而且目录中包含了名字相同的module，那么会选择第一个包含此文件目录;
3.+libext
它与-y配合，用来指定查找的文件的后缀，例如+libext+.v查找.v文件.
4.+incdir+dir1+dir2+…
vcs从指定的目录当中查找源文件中所包含的include文件.
举例：
如果用到了dw的东西一般加上选项
-y $DC_HOME/dw/sim_ver +incdir+$DC_HOME/dw/sim_ver +libext+.v
5.-file file_list.f
读取源文件列表，与 -f 类似，可以包含PLI选项，可以使用转义字符
VCS用-F解析filelist时，不允许文件嵌套使用，不支持`include “xxx.v”这种写法，改为-f便ok了
6.+define+macro=value
将macro的值传给文件中同名字的宏，如果是字符串需要用“”.
7.-o exe_name
输出名字为exe_name的可执行文件，名字可随意修改.
8.+nospecify
关闭模块的路径延时和时序检查功能提高仿真速度.
9.+notimingchecks
关闭specify模块的时序检查功能.在前仿真时可以关闭，后仿真时需要打开.
10.+delay_mode_zero
将spcify block中所有module的延时都置为0;将gate、switch、连续赋值的路径延时置为0.
11. +vcs+lic+wait
等license
12. +v2k
使能verilog2000的标准
13. -timescale
time_unit采用就近原则，例如顶层文件定义timescale后，中间文件再次定义timescale,则其后的文件按照中间文件定义的timescale执行。
time_precision则采用最小的精度
14. -override_timescale
统一所有的timescale
15. +UVM_PHASE_TRACE
log中打印各个phase的执行情况
16. +UVM_OBJECTION_TRACE
log中打印 objection 信息