1、project结构

电路逻辑+电路逻辑的testbench文件+ 生成的网表文件

对应的文件夹内还需要延时文件

 

 2、然后start simulation，---libraries--添加库文件altera_ver和cyclone_ver文件夹

 

 

 

 

 

 

3、手动仿真的全部文件结构如下所示: