作者：桂。
时间：2018-05-20 23:28:04
链接：https://www.cnblogs.com/xingshansi/p/9059668.html
前言
继续学习sysgen。接触system genenrator初步学习的有四点：
1）基本模块的搭建，这是sysgen的基本组成要素；
2）跨时钟域、多模块的联合仿真，这是工程应用的一般场景；
3）sysgen与HDL的转化，这是应用落地的一部分；
4）硬件资源评估、可支持的最大静态时序，这一点主要涉及系统评估、板卡选型。
其他随着学习的深入逐步补充完善。
未完待续。。。
一、基本模块搭建
模块的基本功能可参考FPGA数字信号处理设计教程-system generator入门与提高.pdf一书。
系统自带了一些示例，可辅助理解：>> demo blockset xilinx
信道化：