THRE中断当发送FIFO为空并且满足一定的条件时，该中断将被触发。在上一次发生THRE中断后，向发送FIFO中写入1个字节数据，将在延时一个字节加上一个停止位后发生THRE中断。（为了不影响后面写入FIFO的数据）；如果在发送FIFO中有过两个字节以上的数据，但是现在发送FIFO为空时，将立即触发THRE中断。

3、设置FIFO相关寄存器

U0FCR 设置FIFO寄存器

第0位：使能FIFO。

该位为1时，使能UART0的接收和发送FIFO，并且允许访问U0FCR。

该位为0时，禁止接收FIFO，此时接收缓存只有1个字节而且发送FIFO不会被关闭。

第1位：复位RxFIFO；接收FIFO复位；当该位置位时，UART0接收FIFO中的所有字节被清零并复位指针逻辑，该位会自动清零。

第2位：复位TxFIFO；发送FIFO复位。

[5:3]位：保留

[7:6]位：Rx触发点设置 00：1字节 01：4字节 10：8字节 11:14字节

4、线状态相关寄存器

（1）U0LCR

又称线状态控制寄存器：控制发送和接收数据帧格式

字长：控制数据长度

00:5位字符长度 01:6位字符长度 10:7位字符长度 11:8位字符长度

停止位：控制数据包包含的停止位个数

0:1个停止位 1:2个停止位

奇偶设置就是奇偶使能：控制是否进行奇偶校验

0:禁止奇偶产生和校验 1:使能奇偶产生和校验

奇偶选择：设置奇偶校验类型

00:奇数（数据位+校验位=奇数） 01:偶数 10:校验位强制为1 11:校验位强制为0

间隔：当该位为1时，输出引脚（TxD0）强制为逻辑0，可以引起通信对方产生间隔中断。

0:禁止间隔发送 1:使能间隔发送

除数锁存：因为U0DLL/U0DLM和U0RBR/U0THR的地址重叠，通过设置该位可以指定其中某个寄存器操作。

0:禁止访问除数锁存寄存器 1:使能访问除数锁存寄存器

（2）U0LSR

又称线状态寄存器，只读寄存器，反映了UART0接收和发送模块的状态信息

RDR：决定能否从FIFO中读取数据；

0:U0RBR为空 1:U0RBR中包含有效数据，从接收FIFO中读走所有数据后，恢复为0。

OE：溢出错误标志。即当U0RBR中有新的字符来了但接收FIFO满了该位置位

0:接收缓存区没有溢出 1:接收缓存区发生溢出错误

PE：奇偶校验错误，在使能奇偶校验位之后，对所有接收的数据都进行奇偶校验，如果与U0LCR中的设置不符，将引起奇偶校验错误。

0:没有发生奇偶校验 1:发生奇偶校验错误。在读操作时使该位恢复为0

FE：帧错误标志。当接收字符的停止位为0时，产生帧错误。

0:没有发生帧错误 1:发生帧错误。读取该位时恢复为0。

BI：间隔中断标志。 0:没有发生间隔中断 1:发生间隔中断

THRE：反映U0THR（发送缓存寄存器）是否为空，也可以认为发送FIFO是否为空。

0:不为空 1:为空；对U0THR进行写操作时，该位变为0

TEMT：当发送移位寄存器和U0THR均为空时，该位置位。

0:不为空 1:为空；对U0THR写操作时，该位变为0

RXFE：如果一个带有接收错误（如帧错误、奇偶错误）的字符装入U0RBR时，该位置位

0:U0RBR中没有接收错误或U0FCR[0]为0 1:U0RBR中包含至少一个UART0 Rx错误。

举两个简单的例子

1、串口初始化

2、收发数据

void UART0_SendByte(uint8 data)
{
    U0THR = data;        //将要发送的数据写入发送缓存寄存器中
    while((U0LSR & 0x40) == 0);    //等待数据发送完毕
}

uint8 UART0_RcvByte(void)
{
    uint8 rcv_data;    
    while((U0LSR & 0x01) == 0);    //等待接收数据
    rcv_data = U0RBR;            //读出U0RBR中的数据
    return(rcv_data);            //返回读到的数据
}

码农公寓

一、串口的介绍

1、特性

2、通信

3、组成

二、串口中相关寄存器

1、发送和接收相关寄存器

2、中断相关寄存器

（1）U0IER

（2）U0IIR

3、设置FIFO相关寄存器

4、线状态相关寄存器

（1）U0LCR

（2）U0LSR

相关文章