这是除了野火教程之外自己额外打的代码，目的是加深对FPGA、verilog的理解（x）整活（√）

目标：1、打代码

           2、画一块FPGA最小系统板

开发板：野火征途mini（ALTERA Cyclone IV ）

一、点亮一个LED灯

module LED1 (LED1,LED2,LED3,LED4);

output LED1,LED2,LED3,LED4;

assign LED1 = 0;
assign LED2 = 0;
assign LED3 = 0;
assign LED4 = 0;

endmodule

    在quartus编译后出现12个warning，检查发现多了“Warning (332068): No clocks defined in design” ，没有定义时钟信号？因为代码太简单了哈哈

    效果如图：