在Makefile中，%是通配符,%.o:%.c则是表示任何.c文件都可以生成对应的.o文件，即将当前目录下的所有.c文件都展开在依赖列表中。$<则是表示将依赖文件一个一个交给gcc -c选项，形成同名的.o文件。

下一个示例：

Makefile中也可以定义变量，上面的bin和src便是变量，$（bin）就是test，$（src）就是test.o，$^表示所有的依赖文件列表，这里指的就是test.o，$@代表目标文件，也就是test。

其实Makefile就是指令，执行make后会执行Makefile中写入的相应指令，如果我们不想让这些指令回显，可以在前面加上@：

另外，注释是用#。