FPGA项目：之DDS信号发生器（概括介绍了FPGA设计DDS信号发生器）
（项目中部分参考了网上FPGA程序设计）
（适合课程设计参考，程序板级实测好用，需要程序可在底下留言）

1. DDS 基本原理
   DDS(Direct Digital Synthesizer)即数字合成器，是一种新型的频率合成技术，具有相对带宽大，频率转换时间短、分辨率高和相位连续性好等优点，广泛应用于通信领域。DDS 的基本结构图如图所示。
   
   图1 DDS基本结构图
   其中相位累加器由 N 位加法器与N 位寄存器构成。每来一个时钟，加法器就将频率控制字与累加寄存器输出的相位数据相加，相加的结果又反馈至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。用相位累加器输出的数据，作为波形存储器的相位采样地址，这样就可以把存储在波形存储器里的波形采样值经查表找出，完成相位到幅度的转换。由 D/A 转换器将数字信号转换成模拟信号输出。
   
   图2 DDS原理流程图
   这里相位累加器位数为N 位，相当于把正弦信号在相位上的精度定义为N 位，所以其分辨率为1⁄2^