verilog 中! 与 ~ 的区别

“!”表示逻辑取反,“~”表示按位取反
当面对位宽为1时:两个操作符的作用相同。
当位宽不为1时:
“~”会将变量的各个位依次取反如:a[3:0] ={1,0,0,1} , ~a ={0,1,1,0};
“!”会将变量作为一个值去做处理,非0为1:a[3:0] ={1,0,0,1} ,a=5,!a=0。a[3:0] ={0,0,0,0} ,a=0,!a=1
————————————————
版权声明:本文为CSDN博主「Try_again_1」的原创文章,遵循CC 4.0 BY-SA版权协议,转载请附上原文出处链接及本声明。
原文链接:https://blog.csdn.net/AS_sleep/article/details/105966652

上一篇:01-Verilog基本语法元素


下一篇:如何写出易于维护的Verilog代码?