周末驱动一下AD9250
双通道250M采样率,这么低的采样率同样采用了JESD的接口,配置接口为普通的SPI接口时序如下:
ADI的芯片基本上都是同样的时序,配置主要注意一下线速率的配置,另外就是这个AD
寄存器是分区处理的。
.
配置完SPI需要用0XFF寄存器刷新下
该AD提供了配置顺序,SPI大概就是这个样子
剩下就是配置接口,JESD参数配置
相关文章
- 02-07嵌入式开发笔记——MCU配置Altera-Cyclone系列FPGA(PS)
- 02-07【NiosII训练】第四篇、FPGA驱动DS18B20
- 02-07spi-lcd-st7789-驱动开发-v4l2接口介绍(3)
- 02-07基于cy7c68013的USB通信(FPGA端开发资料)
- 02-07[驱动开发] struct _LDR_DATA_TABLE_ENTRY
- 02-07电路板驱动开发记录
- 02-07FPGA开发(1)
- 02-07基于FPGA的DDS在Gowin和combat开发板的实现(序)
- 02-07APIs文档驱动开发
- 02-07Spring注解驱动开发——组件注册 @Configuration