AD9250 FPGA驱动开发

周末驱动一下AD9250
AD9250 FPGA驱动开发
双通道250M采样率,这么低的采样率同样采用了JESD的接口,配置接口为普通的SPI接口时序如下:
AD9250 FPGA驱动开发
ADI的芯片基本上都是同样的时序,配置主要注意一下线速率的配置,另外就是这个AD
AD9250 FPGA驱动开发
寄存器是分区处理的。
.AD9250 FPGA驱动开发
配置完SPI需要用0XFF寄存器刷新下
AD9250 FPGA驱动开发
该AD提供了配置顺序,SPI大概就是这个样子
AD9250 FPGA驱动开发
剩下就是配置接口,JESD参数配置

上一篇:野火FPGA征途Pro学习笔记(fifo_sum)


下一篇:(44)System Verilog 类中变量随机激励约束